Cadence Design Systems presenta i sistemi Cadence Palladium Z2 Enterprise Emulation e Protium X2 Enterprise Prototyping. I nuovi sistemi sono stati concepiti per gestire l'aumento esponenziale della complessità di progettazione di sistema e della pressione sul time-to-market. Basandosi sulle attuali piattaforme di emulazione Palladium Z1 e di prototipazione Protium X1 di Cadence, questi sistemi di nuova generazione consentono di ottenere un rendimento di debug hardware pre-silicio più elevato, permettendo anche la validazione software per progetti system-on-chip (SoC) da vari miliardi di gate.
Soprannominato "dynamic duo" di Cadence per la sua stretta integrazione con compilatore e interfacce unificati, questi sistemi offrono un raddoppio di capacità e un livello di prestazioni 1,5 volte superiore rispetto ai loro predecessori, consentendo ai clienti Cadence di eseguire più cicli di validazione su chip più grandi in meno tempo. Inoltre, entrambi i sistemi offrono una tecnologia di compilazione modulare in grado di compilare 10 miliardi di gate in meno di 10 ore sul sistema Palladium Z2 e in meno di 24 ore sul sistema Protium X2.
"La complessità dei nostri progetti grafici e iperscalabili di fascia alta aumenta ad ogni generazione, mentre i tempi di commercializzazione si restringono", ha affermato Narendra Konda, senior director, hardware engineering presso NVIDIA. “Utilizzando il flusso front-end comune dei sistemi Cadence Palladium Z2 e Protium X2, possiamo ottimizzare la distribuzione del carico di lavoro tra verifica, validazione e bring-up del software pre-silicio. Con il doppio della capacità utilizzabile, il 50% in più di throughput e un turnaround del compilatore modulare più rapido, possiamo validare i nostri progetti SoC più sofisticati in modo completo e nei tempi previsti.
Il dynamic duo Palladium Z2/Protium X2 è progettato per indirizzare le sfide affrontate da chi progetta per le applicazioni più avanzate, mobile, consumer e sistemi di computazione iperscalabili. Con il suo flusso perfettamente integrato, il debug unificato, le interfacce virtuali e fisiche comuni e cosi come il contenuto dei testbench tra i due sistemi, il duo dinamico offre rapidità di migrazione e test del design, dalla emulazione alla prototipazione.
"Per il successo di AMD, accelerare il processo di sviluppo dei chip e ottimizzare la nostra strategia shift-left è fondamentale", ha affermato Alex Star, Corporate Fellow, Methodology Architect, AMD. "Con i sistemi Cadence Palladium Z2 e Protium X2, possiamo migliorare i carichi di lavoro, preservando la congruenza funzionale tra emulazione e prototipazione. La capacità di eseguire il bring-up e la transizione tra l'emulazione basata su processore di Palladium Z2 e la prototipazione basata su FPGA di Protium X2 in meno di tre giorni ci offre l'opportunità di ottimizzare l'implementazione della strategia shift-left dei nostri progetti SoC più impegnativi".
"La verifica pre-silicio di un design SoC avanzato richiede una soluzione con una capacità di svariati miliardi di gate capace di offrire sia massime prestazioni che debug rapido e prevedibile”, ha affermato Paul Cunningham, senior vice president and general manager, System & Verification Group di Cadence. "Il nostro nuovo duo dinamico soddisfa questi requisiti grazie a due sistemi strettamente integrati: l'emulatore Palladium Z2 per un debug hardware rapido e prevedibile e la piattaforma di prototipazione Protium X2, ottimizzata per ottenere le massime prestazioni nella validazione el software in progetti di vari miliardi di gate. Siamo entusiasti del forte interesse dei clienti e non vediamo l’ora di collaborare con loro per sfruttare questi nuovi sistemi e ottenere il massimo rendimento di verifica sui loro progetti".
"Le migliori soluzioni di emulazione sono vitali per il nostro successo e ci sforziamo costantemente di migliorare le capacità di verifica complessive", ha affermato Tran Nguyen, senior director of Design Services, Arm. "Con il nuovo sistema Cadence Palladium Z2, nei nostri ultimi progetti abbiamo visto un incremento del 50% delle prestazioni e un raddoppio della capacità. La roadmap della verifica assistita da hardware di Cadence ha tenuto il passo con le nostre esigenze di verifica SoC e ci ha messo a disposizione le prestazioni e le potenti funzionalità di debug pre-silicio necessarie per verificare la nostra IP e i nostri prodotti di prossima generazione".
"Xilinx e Cadence hanno lavorato a stretto contatto per garantire che il frontend del software Cadence operi senza soluzione di continuità con il backend Xilinx Vivado Design Suite, conseguendo prestazioni ottimali e grandi vantaggi in termini di capacità", ha affermato Hanneke Krekels, senior director, Core Vertical Markets, Xilinx.“La piattaforma di prototipazione basata su FPGA Cadence Protium X2 è progettata per fornire prestazioni multi-MHz su progetti da miliardi di gate utilizzando i nostri dispositivi Virtex UltraScale+ VU19P. Questi FPGA sono caratterizzati da un aumento di 1,6 volte della densità del dispositivo e da un incremento del 30% degli I/O. Ciò li rende ideali per una prototipazione enterprise scalabile e dalle prestazioni più elevate. Il flusso front-to-back strettamente integrato Cadence/Xilinx consente agli sviluppatori software di utilizzare la piattaforma il prima possibile durante il ciclo di progettazione, permettendo loro di concentrarsi sulla validazione del design e sullo sviluppo del codice piuttosto che sulla creazione di prototipi".
Il flusso di verifica completo Cadence comprende emulazione con Palladium Z2, prototipazione con Protium X2, simulazione logica con Xcelium, verifica formale con JasperGold e la suite di applicazioni di verifica intelligente Cadence. I nuovi sistemi Palladium Z2 e Protium X2 fanno parte della Cadence Verification Suite e supportano la strategia Intelligent System Design della società per la progettazione SoC. Per ulteriori informazioni sul duo dinamico Palladium Z2 e Protium X2, è possibile visitare il sito http://www.cadence.com/go/DynamicDuo.
