Dal nucleo alla periferia, la rete sta subendo uno sviluppo significativo. Il mercato wireless, con decine di milioni di connessioni ”sempre attive”, con il carico immenso della capacità di trasporto del traffico su dorsali di prossima generazione e con le varie iniziative per fornire la banda larga al consumatore usando l’infrastruttura esistente per le comunicazioni fisse, sono tutti elementi di traino della crescita delle soluzioni di rete. Di conseguenza, il nucleo della rete si sta spostando verso canali da 100 e da 400 Gbps; la porzione Metropolitana-Regionale della rete sta anch’essa migrando verso velocità superiori da 10 Gbps fino a 100 GBps, allo scopo di supportare la rete di accesso in espansione con la sua varietà di standard, di protocolli e di interfacce. Infine, per supportare l’aumento della domanda di traffico degli abbonati e per ridurre la latenza complessiva nel trasporto, la rete di accesso sta anche migrando da interfacce parallele più datate verso interfacce seriali moderne ad alta velocità. Dato che gli operatori di rete cercano di potenziare in modo economico la capacità della rete pur mantenendo la copertura nel complesso, essi spesso non possono giustificare una ristrutturazione completa della propria base hardware attualmente installata. Il time to market, le spese complessive per l’aggiornamento e l’investimento nel supporto software esistente sono solo alcuni aspetti che devono essere considerati. Quando gli aggiornamenti delle apparecchiature devono assicurare la necessaria “ristrutturazione” per una maggiore longevità, e allo stesso tempo incorporano funzionalità commensurate con i requisiti di rete sopra menzionati, molti fornitori di apparecchiature di rete trovano negli Fpga di fascia intermedia dotati di transceiver una soluzione vantaggiosa.
Ottimizzati nei costi e nei consumi
Gli Fpga di fascia intermedia rappresentano una classe relativamente nuova di Fpga. Questi dispositivi, ottimizzati nei costi e nei consumi, sono pensati per fornire tutte le caratteristiche dei gate array tradizionali programmabili sul campo combinati con una varietà di funzionalità avanzate che si trovano in dispositivi analoghi di alta fascia. Ad esempio, questi dispositivi programmabili forniscono interfacce seriali (Serdes) economicamente convenienti e ottimizzate nei consumi, consentendo di colmare il divario fra le soluzioni di comunicazione esistenti e quelle di prossima generazione. Gli Fpga di fascia intermedia con interfacce seriali possono anche essere configurati per supportare un ampio intervallo di velocità di trasmissione dati, e un ampio insieme di standard di interfaccia, siano essi standard industriali o proprietari. E, dato che una singola soluzione non è adatta a tutte le esigenze, il numero di canali Serdes all’interno di questi dispositivi scala attraverso la famiglia, consentendo ai progettisti di ottimizzare la propria soluzione programmabile per raggiungere obiettivi specifici di costo e di consumi. La configurabilità delle interfacce seriali su Fpga di fascia intermedia è una caratteristica chiave che fornisce a questi dispositivi il loro vantaggio competitivo. Mentre storicamente molti operatori potrebbero aver considerato di realizzare i propri standard di interfaccia “prodotti in casa”, specialmente quando un intero rack di apparecchi è stato sviluppato dallo stesso produttore, il mercato attuale è frammentario e l’interoperabilità fra produttori è essenziale. I maggiori produttori di sistemi continuano a fornire insiemi completi di soluzioni, mentre altri produttori cercano di fornire soluzioni differenziate che opereranno all’interno di chassis industriali, o come “portapizza” standalone. La realizzazione di interfacce seriali standard non solo riduce il tempo di progettazione del sistema, ma promuove anche l’interoperabilità fra produttori, migliora l’affidabilità complessiva a livello di sistema ed estende l’accettazione da parte dei produttori di apparecchiature. Nella realizzazione di interfacce seriali, una caratteristica importante è data dalla capacità di creare connessioni dati scalabili che soddisfano i requisiti di banda di trasporto. Allo scopo di ottenere la granularità di banda che si allinea con i protocolli di trasporto supportati, gli Fpga di fascia intermedia incorporano blocchi logici Pma e Pcs che possono essere uniti insieme funzionalmente. Il meccanismo di connessione consente a più canali transceiver di supportare un protocollo, mentre le restanti interfacce seriali rimangono libere di supportare altri protocolli, o possono essere disabilitate, aumentando i risparmi complessivi di potenza. Mentre i transceiver forniscono l’interfaccia per lo strato fisico includendo i blocchi funzionali Pma e Pcs, una parte consistente della logica aggiuntiva deve essere incorporata agli strati “client” superiori per creare una soluzione standard completa. Mentre gli Assp forniscono soluzioni particolari di interfaccia con interfacce seriali sintetizzate su silicio, essi non possiedono la flessibilità necessaria per supportare la varietà di interfacce che esistono sul mercato dei dispositivi di accesso. D’altra parte, gli Fpga di fascia superiore dotati di Serdes possono anche essere progettati per ospitare gran parte della logica di trasporto seriale all’interno della propria matrice, ma solo ad un prezzo considerevole: un tempo aggiuntivo di progettazione e di verifica, dissipazione di potenza e occupazione di spazio.
I vantaggi dell’Fpga
Ancora una volta, gli Fpga di fascia intermedia forniscono un altro vantaggio chiave per i progettisti a livello di scheda e di sistema. Complementando la matrice di logica sintetizzabile dell’Fpga con un numero di transceiver dipendente dal dispositivo unitamente alla logica standard del protocollo di trasporto sintetizzata su silicio, questi dispositivi forniscono una soluzione di comunicazione flessibile, economicamente conveniente ed efficiente nell’occupazione di area.
La rete di accesso è composta da un’infrastruttura di apparecchiatura proveniente da un insieme eterogeneo di operatori di rete. E, mentre si prevede che un grande numero di apparecchi proprietari continuerà ad essere usato per diversi anni a venire, si registra una tendenza crescente per gli operatori verso il passaggio ad una rete interamente a pacchetti. Con questa evoluzione, diverse tecnologie standard stanno rapidamente diventando predominanti per il piano di controllo e per le interconnessioni per il trasporto dati. Ethernet, con la sua lunga storia, con l’accettazione universale e con il supporto nativo ai pacchetti IP, dominerà le reti di prossima generazione. Pci Express, con la propria ampia accettazione nei mercati dell’informatica, dei server e nel segmento consumer, è anche adottato diffusamente per le interconnessioni a livello di dispositivo e di scheda madre, ed è anche ampiamente impiegato per sostituire il bus Pci parallelo. Esiste anche lo standard Serial Rapid IO, che è adottato in una varietà di soluzioni wireless, Dsp e di soluzioni dedicate di calcolo. Come indicato qui sopra, molti Fpga di fascia intermedia supportano questi standard chiave, e forniscono ai produttori di apparecchiature un ricco insieme di soluzioni sintetizzate su silicio. Oltre ai vantaggi di costi e di consumi associati con questa classe di dispositivi, il carico legato alla realizzazione e alla verifica del protocollo di comunicazione è rimosso, e questo consente ai progettisti di concentrarsi sulla realizzazione del proprio insieme di soluzioni differenziate e delle caratteristiche di aggiornamento a livello di sistema all’interno della matrice Fpga. Una componente importante del passaggio verso una rete interamente a pacchetti è la capacità di aggregare interfacce dati con I requisiti di banda più bassi all’estrema periferia della rete a velocità superiori dei dati di trasporto, verso i segmenti metropolitano e centrale della rete. La necessità di supportare contemporaneamente le velocità di trasmissione dati sia a larga banda sia con larghezza di banda limitata, può essere osservata nei router esterni, negli interruttori di accesso e in altre apparecchiature di aggregazione di rete. Per soddisfare le esigenze di aggregazione dati, gli Fpga di fascia intermedia non solo forniscono una soluzione economica per le interfacce seriali ad alta velocità di prossima generazione, ma con le proprie funzionalità di I/O con funzione generica, supportano anche le interfacce seriali proprietarie. L’uso dei Gpio per supportare velocità di linea seriali di bassa fascia dell’ordine di 1,25 Gbps e inferiori consente di puntare alle velocità di linea più elevate con i più costosi canali transceiver integrati. Per supportare le interfacce seriali, deve esistere qualche forma di logica di recupero del clock e dei dati, e questa è un’altra caratteristica che è peculiare degli Fpga di fascia intermedia. Incorporando la logica di Clock e di Recupero Dati all’interno della struttura di I/O, unitamente all’accessibilità della matrice verso l’interfaccia Pcs di alcuni nuclei di protocollo di trasporto sintetizzati su silicio, gli Fpga di fascia intermedia forniscono il supporto alla velocità di linea seriale per un insieme eterogeneo di interfacce di apparecchiature di aggregazione. Un altro aspetto che i progettisti devono considerare quando realizzano le proprie soluzioni all’interno di un Fpga è dato dalla logica dello strato applicativo. Gran parte dei protocolli di trasporto sono richiesti per supportare una varietà di tipi di dati, ciascuno con i propri schemi di traffico associati, con le proprie misure della qualità del servizio e con i propri requisiti per il piano di controllo. Di conseguenza, deve essere supportata un’ampia varietà di semantiche di protocollo dello strato client da parte della logica sintetizzata su silicio. Allo scopo di fornire l’insieme di soluzioni più economico e più completo, gli Fpga di fascia intermedia mettono a disposizione queste diverse interfacce dello strato logico sotto forma di blocchi logici sintetizzabili. Questi blocchi forniscono un’interfaccia diretta al blocco del protocollo di trasporto sottostante e, dato che sono parte dello stack di protocollo complessivo, essi sono conformi al rispettivo standard. D’altra parte, ci sono periodi in cui il progettista è sicuro che una soluzione proprietaria sia la soluzione più appropriata, e con il ricco insieme di funzionalità logiche programmabili che si trovano negli Fpga di fascia intermedia, egli ha la libertà di progettare della logica che si adatti al meglio ai propri requisiti. Ma sia che lo strato logico sintetizzabile sia proprietario, sia che sia parte dell’interfaccia, la creazione di un intero stack di protocollo può essere complessa, e deve essere presente una metodologia di progetto semplice associata con la creazione della soluzione finale. A molti degli attuali Fpga di fascia intermedia è associato un ambiente di progettazione dotato di interfaccia grafica utente che rende più semplice per i progettisti istanziare gli elementi logici sintetizzati su silicio ed unirli insieme con i propri blocchi logici in una frazione del tempo che occorrerebbe altrimenti. Usando questo insieme di tool software, i progettisti possono percorrere l’intera fase di progetto e di realizzazione, sicuri che la propria interfaccia seriale sia correttamente interconnessa ai propri blocchi logici, e che le interfacce seriali istanziate
Verso le reti di prossima generazione
Le attuali reti di accesso comprendono un insieme eterogeneo di interfacce e di elementi di elaborazione logica. Saranno necessarie le reti di prossima generazione per elaborare e per trasportare quantità di dati che sono ordini di grandezza superiori rispetto a quanto gli operatori vedono oggi. E, passando a un’architettura di rete più eterogenea, gran parte dell’apparecchiatura attualmente installata semplicemente non può essere portata a tale livello. Di conseguenza, le apparecchiature proprietarie, con le loro interfacce più lente, devono essere incorporate con interfacce e funzionalità future ad alta velocità. Questo deve essere interamente eseguito aderendo al contempo a budget stringenti in termini di consumi, a obiettivi di costo ridotti e a cicli di sviluppo più brevi. Gli Fpga di fascia intermedia LatticeECP4, con i propri transceiver configurabili, con i blocchi sintetizzati su silicio conformi a protocolli di trasporto standard, con un ricco insieme di caratteristiche programmabili su matrice, e con un ambiente di progettazione software dotato di interfaccia utente grafica, forniscono ai progettisti le funzionalità necessarie per soddisfare i requisiti di consumi e di costi associati con lo sviluppo degli apparecchi di prossima generazione, aumentando al contempo la longevità dei propri apparecchi proprietari.
